検索結果をRefWorksへエクスポートします。対象は1件です。
Export
RT Book, Whole SR Print DC OPAC T1 SystemVerilogによるFPGA/ディジタル回路設計入門 / 小林和淑 [ほか] 共著 A1 小林, 和淑 A1 寺澤, 真一 A1 吉河, 武文 A1 塩見, 準 A1 門本, 淳一郎 YR 2023 FD 2023.11 SP viii, 183p K1 ハードウェア記述言語 K1 大規模集積回路 K1 FPGA PB オーム社 PP 東京 SN 9784274231018 LA Japanese (日本語) CL NDC10:549.7 CL NDC9:549.7 NO その他の共著者: 寺澤真一, 吉河武文, 塩見準, 門本淳一郎 NO 監修: 小林和淑 NO 参考文献: p[179] NO 書誌ID=B000167550; NCID=BD04733483; LK [OPAC]https://lib.pu-toyama.ac.jp/opac/opac_link/bibid/B000167550 OL 58