検索結果をRefWorksへエクスポートします。対象は1件です。
Export
RT Book, Whole SR Print DC OPAC T1 Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ / 安岡貴志著 T2 ディジタル・デザイン・テクノロジ : 組み込みハードウェアの入門書 A1 安岡, 貴志 YR 2010 FD 2010.10 SP 239p K1 電子工学 -- 雑誌 K1 集積回路 PB CQ出版 PP 東京 LA Japanese (日本語) CL NDC8:549.05 CL NDC9:549.05 CL NDC9:549.7 NO 書誌ID=B000106742; NCID=BB03973512; LK [OPAC]https://lib.pu-toyama.ac.jp/opac/opac_link/bibid/B000106742 OL 58