検索結果をRefWorksへエクスポートします。対象は1件です。
Export
RT Book, Whole SR Print DC OPAC T1 FET/パワーMOS/スイッチング回路を実験で解析 / 鈴木雅臣著 T2 定本トランジスタ回路の設計 / 鈴木雅臣著 A1 鈴木, 雅臣(1956-) YR 1992 FD 1992.12 SP 359p K1 トランジスター回路 K1 トランジスタ回路 K1 増幅・増幅器 PB CQ出版 PP 東京 SN 9784789830478 LA Japanese (日本語) CL NDC8:549.3 CL NDC8:549.34 CL NDC9:549.6 NO 参考・引用文献: p356 NO 索引: p357-359 NO 第3版(1994.7)も同じ NO 書誌ID=B000055893; NCID=BN08788294; LK [OPAC]https://lib.pu-toyama.ac.jp/opac/opac_link/bibid/B000055893 OL 58