OPAC

Verilog HDL & VHDLテストベンチキジュツノショホ : ロンリカイロノケンショウデモチイル HDLブンポウトノウハウ
Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ / 安岡貴志著
(ディジタル・デザイン・テクノロジ : 組み込みハードウェアの入門書 ; 2010年10月増刊号号)

巻　次	配架場所	請求記号	登録番号	コメント	刷　年	状　態	利用注記	ISBN	予約	請求メモ
	射水-1階-和書	549.7\|\|Y66	101706794		2010			9784789831086	予約		予約

別書名	奥付タイトル:Verilog HDL & VHDLテストベンチ記述の初歩異なりアクセスタイトル:テストベンチ : Verilog HDL & VHDL : 記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ
件　名	BSH:電子工学 -- 雑誌全ての件名で検索 BSH:集積回路
分　類	NDC8:549.05 NDC9:549.05 NDC9:549.7
書誌ID	B000106742
NCID	BB03973512