Hierarchical modeling for VLSI circuit testing / by Debashis Bhattacharya, John P. Hayes
(The Kluwer international series in engineering and computer science ; VLSI, computer architecture, and digital signal processing)
データ種別 | 図書 |
---|---|
出版者 | Boston : Kluwer Academic Publishers |
出版年 | c1990 |
本文言語 | 英語 |
大きさ | x, 159 p. : ill. ; 24 cm |
著者標目 | *Bhattacharya, Debashis, 1961- Hayes, John P. (John Patrick), 1944- |
所蔵情報を非表示
巻 次 | 配架場所 | 請求記号 | 登録番号 | コメント | 刷 年 | 状 態 | 利用注記 | ISBN | 予約 | 請求メモ |
---|---|---|---|---|---|---|---|---|---|---|
|
射水-1階-洋書 | 549.7||B39 | 101106847 |
|
|
|
|
書誌詳細を非表示
一般注記 | Includes bibliographical references (p. [149]-155) |
---|---|
件 名 | LCSH:Integrated circuits -- Very large scale integration -- Testing
全ての件名で検索
LCSH:Integrated circuits -- Very large scale integration -- Computer simulation 全ての件名で検索 |
分 類 | LCC:TK7874 DC20:621.39/5/0287 |
書誌ID | B000086827 |
ISBN | 079239058X |
NCID | BA09998982 |
類似資料
この資料の利用統計
このページへのアクセス回数:8回
※2019年3月27日以降
全貸出数:0回
(1年以内の貸出:0回)
※2019年3月27日以降