ワカル Verilog HDL ニュウモン : ブンポウ ノ キソ カラ ロンリ カイロ セッケイ ロンリ ゴウセイ ジッソウ マデ
わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで / 木村真也著
(トランジスタ技術Special ; No.95)
データ種別 | 図書 |
---|---|
版 | 改訂新版 |
出版者 | 東京 : CQ出版 |
出版年 | 2006.7 |
本文言語 | 日本語 |
大きさ | 279p ; 24cm |
著者標目 | 木村, 真也 <キムラ, シンヤ> |
所蔵情報を非表示
巻 次 | 配架場所 | 請求記号 | 登録番号 | コメント | 刷 年 | 状 態 | 利用注記 | ISBN | 予約 | 請求メモ |
---|---|---|---|---|---|---|---|---|---|---|
|
射水-1階-和書 | 549.7||Ki39||改訂新版 | 101808798 |
|
2019 |
|
9784789837569 |
書誌詳細を非表示
別書名 | 異なりアクセスタイトル:わかるVerilogHDL入門 : 文法の基礎から論理回路設計論理合成実装まで |
---|---|
一般注記 | 参考・関連文献: p276 |
書誌ID | B000155268 |
ISBN | 9784789837569 |
NCID | BA7737896X |
この資料の利用統計
このページへのアクセス回数:11回
※2019年3月27日以降
全貸出数:1回
(1年以内の貸出:0回)
※2019年3月27日以降