Layout minimization of CMOS cells / by Robert L. Maziasz and John P. Hayes
(The Kluwer international series in engineering and computer science ; SECS 160 . VLSI, computer architecture and digital signal engineering)
データ種別 | 図書 |
---|---|
出版者 | Boston : Kluwer Academic Publishers |
出版年 | c1992 |
本文言語 | 英語 |
大きさ | xii, 169 p. : ill. ; 25 cm |
著者標目 | *Maziasz, Robert L., 1952- Hayes, John P. (John Patrick), 1944- |
所蔵情報を非表示
巻 次 | 配架場所 | 請求記号 | 登録番号 | コメント | 刷 年 | 状 態 | 利用注記 | ISBN | 予約 | 請求メモ |
---|---|---|---|---|---|---|---|---|---|---|
|
射水-1階-洋書 | 549.8||MA99 | 101140234 |
|
|
|
|
書誌詳細を非表示
一般注記 | Includes bibliographical references (p. 157-165) and index |
---|---|
件 名 | LCSH:Metal oxide semiconductors, Complementary -- Design and construction -- Data processing
全ての件名で検索
LCSH:Computer-aided design |
分 類 | LCC:TK7871.99.M44 DC20:621.381/52 |
書誌ID | B000052615 |
ISBN | 0792391829 |
NCID | BA19173529 |
類似資料
この資料の利用統計
このページへのアクセス回数:9回
※2019年3月27日以降
全貸出数:0回
(1年以内の貸出:0回)
※2019年3月27日以降