カドモト, ジュンイチロウ
門本, 淳一郎
著者名典拠詳細を表示
| 著者の属性 | 個人 |
|---|---|
| 一般注記 | 東京大学大学院情報理工学系研究科助教 (2023.12現在) 博士 (情報理工学) SRC:SystemVerilogによるFPGA/ディジタル回路設計入門 / 小林和淑 [ほか] 共著(オーム社, 2023.11) 執筆者一覧により典拠作成 (2023.12.5) |
| から見よ参照 | *Kadomoto, Jun'ichiro |
| コード類 | 典拠ID=AU00062028 NCID=DB00161073 |
| 1 | SystemVerilogによるFPGA/ディジタル回路設計入門 / 小林和淑 [ほか] 共著 東京 : オーム社 , 2023.11 |